summaryrefslogtreecommitdiffstats
path: root/output_files/max80.pin
diff options
context:
space:
mode:
authorH. Peter Anvin <hpa@zytor.com>2021-02-22 15:57:25 -0800
committerH. Peter Anvin <hpa@zytor.com>2021-02-22 15:57:25 -0800
commit4c4ff56316f18036f723472b93c45f2406741742 (patch)
tree9e9ee20cd0a22733916d08736017b0fa528120f5 /output_files/max80.pin
parent6c70e250b97de7e0331242ce565300222869a36d (diff)
downloadfpga-template-4c4ff56316f18036f723472b93c45f2406741742.tar.gz
fpga-template-4c4ff56316f18036f723472b93c45f2406741742.tar.xz
fpga-template-4c4ff56316f18036f723472b93c45f2406741742.zip
Update pinout after sr_a[5] and sd_cmd move; abc_800 still unassignedHEADmaster
Diffstat (limited to 'output_files/max80.pin')
-rw-r--r--output_files/max80.pin8
1 files changed, 4 insertions, 4 deletions
diff --git a/output_files/max80.pin b/output_files/max80.pin
index 5fdb368..f53b5d9 100644
--- a/output_files/max80.pin
+++ b/output_files/max80.pin
@@ -93,7 +93,7 @@ led[2] : 17 : output : 3.3-V LVTTL :
spi_miso : 21 : bidir : 3.3-V LVTTL : : 1B : Y
spi_mosi : 22 : bidir : 3.3-V LVTTL : : 1B : Y
VCCIO1B : 23 : power : : 3.3V : 1B :
-RESERVED_INPUT_WITH_WEAK_PULLUP : 24 : : : : 1B :
+abc_800 : 24 : input : 3.3-V LVTTL : : 1B : N
spi_clk : 25 : bidir : 3.3-V LVTTL : : 1B : Y
clock_48 : 26 : input : 3.3-V LVTTL : : 2 : Y
rtc_32khz : 27 : input : 3.3-V LVTTL : : 2 : Y
@@ -110,7 +110,7 @@ VCC_ONE : 37 : power : : 3.0V/3.3
sd_dat[2] : 38 : bidir : 3.3-V LVTTL : : 3 : Y
sd_dat[3] : 39 : bidir : 3.3-V LVTTL : : 3 : Y
VCCIO3 : 40 : power : : 3.3V : 3 :
-sd_cmd : 41 : output : 3.3-V LVTTL : : 3 : Y
+sr_a[5] : 41 : output : 3.3-V LVTTL : : 3 : Y
GND : 42 : gnd : : : :
sr_a[6] : 43 : output : 3.3-V LVTTL : : 3 : Y
sr_a[7] : 44 : output : 3.3-V LVTTL : : 3 : Y
@@ -157,7 +157,7 @@ sr_dq[5] : 84 : bidir : 3.3-V LVTTL :
sr_a[3] : 85 : output : 3.3-V LVTTL : : 5 : Y
sr_a[2] : 86 : output : 3.3-V LVTTL : : 5 : Y
sr_a[1] : 87 : output : 3.3-V LVTTL : : 5 : Y
-abc_800 : 88 : input : 3.3-V LVTTL : : 6 : Y
+sd_cmd : 88 : output : 3.3-V LVTTL : : 6 : Y
sr_a[0] : 89 : output : 3.3-V LVTTL : : 6 : Y
abc_clk : 90 : input : 3.3-V LVTTL : : 6 : Y
sr_a[10] : 91 : output : 3.3-V LVTTL : : 6 : Y
@@ -195,7 +195,7 @@ abc_xm_n : 122 : output : 3.3-V LVTTL :
abc_memwr_n : 123 : input : 3.3-V LVTTL : : 8 : Y
abc_int_n : 124 : output : 3.3-V LVTTL : : 8 : Y
GND : 125 : gnd : : : :
-sr_a[5] : 126 : output : 3.3-V LVTTL : : 8 : N
+RESERVED_INPUT_WITH_WEAK_PULLUP : 126 : : : : 8 :
abc_resin : 127 : output : 3.3-V LVTTL : : 8 : Y
VCCIO8 : 128 : power : : 3.3V : 8 :
RESERVED_INPUT_WITH_WEAK_PULLUP : 129 : : : : 8 :